[Engineering] 기초 회로 test(실험) - ttl cmos > jjalbang4

[Engineering] 기초 회로 test(실험) - ttl cmos

페이지 정보

작성일 19-09-23 05:33

본문

1. 實驗 결과
(1) `그림 13.4`의 회로를 구성하고, VDD(핀 14번)를 +10[V]로 연결하고, 입력 값에 따른 출력을 살펴보고, 또한 +5[V]로 연결하여 살펴보아라.
`13.4` 2입력 NOR 게이트

10[V] 인가시 A〓0, B〓0 일때의 결과값

5 [V] 인가시 A〓0, B〓0 일때의 결과값
10[V] 인가
5[V] 인가
A
B
C
A
B
C
0
0
10.506
0
0
5.005
0
10
0.045
0
5
0.001
10
0
0.034
5
0
0.054
10
10
0.058
5
5
0.044
(2) `그림 13.5`의 회로를 구성하고, 實驗 1과 같이 전압을 인가하여 각각의 진리표를 작성하라.
`13.4` 2입력 NAND 게이트

10[V] 인가시 A〓10, B〓10 일때의 결과값

5 [V] 인가시 A〓10, B〓10 일때의 결과값
10[V] 인가
5[V] 인가
A
B
C
A
B
C
0
0
10.045
0
0
5.046
0
10
10.034
0
5
5.005
10
0
10.084
5
0
5.xxx
10
10
0.109
5
5
0.112

(3) `그림 13.6`의 회로를 구성하여 VDD(핀 14)에 +5[V]를 연결하고, VSS(핀 7)은 접지 시킨 후 전압 Vout을 측정(測定) 하라.(R〓1㏀, 2.2㏀, 4.7㏀, 10㏀, 470㏀)
`그림 13.6` source

R〓1㏀ 일때 결과값

R〓2.2㏀ 일때 결과값

R〓4.7㏀ 일때 결과값

R〓10㏀ 일때 결과값

R〓47㏀ 일때 결과값

R
1[㏀]
2.2[㏀]
4.7[㏀]
10[㏀]
47[㏀]

3.255
4.230
4.667
4.997
5.003

(4) `그림 13.7`의 회로를 구성하여 VDD에 +5[V]를 연결하고 VSS는 접지 시킨후 핀 3의 전압 Vout을 측정(測定) 하라.(R〓1㏀, 2.2㏀, 4.…(투비컨티뉴드 )

순서

[공학],기초,회로,실험,-,ttl,cmos,공학기술,레포트
[Engineering] 기초 회로 test(실험) - ttl cmos

설명

[공학] 기초 회로 실험 - ttl cmos , [공학] 기초 회로 실험 - ttl cmos공학기술레포트 , [공학] 기초 회로 실험 - ttl cmos

레포트/공학기술

[Engineering] 기초 회로 test(실험) - ttl cmos

[공학]%20기초%20회로%20실험%20-%20ttl%20cmos_hwp_01.gif

[공학]%20기초%20회로%20실험%20-%20ttl%20cmos_hwp_02.gif

[공학]%20기초%20회로%20실험%20-%20ttl%20cmos_hwp_03.gif

[공학]%20기초%20회로%20실험%20-%20ttl%20cmos_hwp_04.gif

[공학]%20기초%20회로%20실험%20-%20ttl%20cmos_hwp_05.gif

[공학]%20기초%20회로%20실험%20-%20ttl%20cmos_hwp_06.gif

Download : [공학] 기초 회로 실험 - ttl cmos.hwp( 67 )

다.

뒤로가기 jjalbang4

본문