[레포트(report) reference(자료)] 자판기 설계 (verilog)
페이지 정보
작성일 19-07-11 17:39
본문
Download : [레포트자료] 자판기 설계 (verilog).hwp
순서
레포트/경영경제
설명
[레포트(report) reference(자료)] 자판기 설계 (verilog)
Download : [레포트자료] 자판기 설계 (verilog).hwp( 44 )
[레포트(report) reference(자료)] 자판기 설계 (verilog)
자판기 설계 동작조건
1) 100원, 500원, 1,000원 만 입력 가능. 최대 수용 금액 9,900원.
2) 현재 금액을 백원 단위에서 BCD로 표기.
3) 3종~5종의 서로 다른 가격의 음료를 판매 ( 백원 단위, 십원 단위는 고려 x ).
4) 해당 음료수의 버튼 입력이 들어오면, 그 가격 만큼 금액이 차감되고, 음료수 방출 신호 출력.
5) 반환 버튼을 누르면, 100원과 1000원으로 잔액 방출.
설계내용
자판기 동작 변수 정의(定義) (입력,상태,출력)
= 입력 =
동전입력 (2비트입력, [Input1][Input0])
: 0원(00), 100원(01), 500원(10), 1000원(11),
음료수선택입력 (3비트입력, [selectbit][Input1][Input0])
: 0원(000), 음료1(101), 음료2(110), 음료3(111)
동전반환버튼입력 (1비트입력, Cancel) : 안누르면 0, 누르면 1.
동전및음료수선택입력 (1비트입력, Selectbit) : 동전입력시 0, 음료수선택시 1.
입력 형태 : [Cancel][Selectbit][Input1][Input2]
= 상태 =
동전이 입력될 때마다 합산된 금액에 따라 상태를 결정한다. 동전상태는 9900까지 금액을 BCD표기로 나타내기 위해 8비트사용 S0~S99 (0000000 ~ 10xxx001) 동전이 입력되지 않은 상태 S00, 합산된 동전이 100원 상태 S01부터 9900원 상태 S99까지
상태 형태 : [A8][A7][A6][A5][A4][A3][A2][A1]
= 출력 =
잔돈반환출력(1비트출력, Change) : 0 반환X, 1 동전반환.
입력제한출력(1비트출력, Control) : 0 입력동전반환X, 1 입력된 동전만 반환
음료수반환출력(2비트출력, [Output1][Output2])
: 0원(00), 1000원짜리(01), 2000원짜리(10), …(생략(省略))
[레포트자료] 자판기 설계 (verilog) , [레포트자료] 자판기 설계 (verilog)경영경제레포트 , 레포트자료 자판기 설계 verilog
레포트자료,자판기,설계,verilog,경영경제,레포트
![[레포트자료]%20자판기%20설계%20(verilog)_hwp_01.gif](http://www.allreport.co.kr/View/%5B%EB%A0%88%ED%8F%AC%ED%8A%B8%EC%9E%90%EB%A3%8C%5D%20%EC%9E%90%ED%8C%90%EA%B8%B0%20%EC%84%A4%EA%B3%84%20(verilog)_hwp_01.gif)
![[레포트자료]%20자판기%20설계%20(verilog)_hwp_02.gif](http://www.allreport.co.kr/View/%5B%EB%A0%88%ED%8F%AC%ED%8A%B8%EC%9E%90%EB%A3%8C%5D%20%EC%9E%90%ED%8C%90%EA%B8%B0%20%EC%84%A4%EA%B3%84%20(verilog)_hwp_02.gif)
![[레포트자료]%20자판기%20설계%20(verilog)_hwp_03.gif](http://www.allreport.co.kr/View/%5B%EB%A0%88%ED%8F%AC%ED%8A%B8%EC%9E%90%EB%A3%8C%5D%20%EC%9E%90%ED%8C%90%EA%B8%B0%20%EC%84%A4%EA%B3%84%20(verilog)_hwp_03.gif)
![[레포트자료]%20자판기%20설계%20(verilog)_hwp_04.gif](http://www.allreport.co.kr/View/%5B%EB%A0%88%ED%8F%AC%ED%8A%B8%EC%9E%90%EB%A3%8C%5D%20%EC%9E%90%ED%8C%90%EA%B8%B0%20%EC%84%A4%EA%B3%84%20(verilog)_hwp_04.gif)
![[레포트자료]%20자판기%20설계%20(verilog)_hwp_05.gif](http://www.allreport.co.kr/View/%5B%EB%A0%88%ED%8F%AC%ED%8A%B8%EC%9E%90%EB%A3%8C%5D%20%EC%9E%90%ED%8C%90%EA%B8%B0%20%EC%84%A4%EA%B3%84%20(verilog)_hwp_05.gif)
![[레포트자료]%20자판기%20설계%20(verilog)_hwp_06.gif](http://www.allreport.co.kr/View/%5B%EB%A0%88%ED%8F%AC%ED%8A%B8%EC%9E%90%EB%A3%8C%5D%20%EC%9E%90%ED%8C%90%EA%B8%B0%20%EC%84%A4%EA%B3%84%20(verilog)_hwp_06.gif)
다.
