jjalbang.co.kr [工學(공학) ] 스탑워치 VHDL 설계 > jjalbang7 | jjalbang.co.kr report

[工學(공학) ] 스탑워치 VHDL 설계 > jjalbang7

본문 바로가기

jjalbang7


[[ 이 포스팅은 제휴마케팅이 포함된 광고로 커미션을 지급 받습니다. ]


[工學(공학) ] 스탑워치 VHDL 설계

페이지 정보

작성일 19-06-04 00:02

본문




Download : [공학] 스탑워치 VHDL 설계.hwp






signal seg_data7, seg_data8 : std_logic_vector(7 downto 0);--sec
signal Min : integer range 0 to 59;
PORT(

architecture arc of D_Clock is


library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; entity stop is PORT( CLK : in std_logic; SW_A : in std_logic; SW_B : in std_logic; SW_C : in std_logic; SW_D : in std_logic;
signal cnt : integer range 0 to 999;



레포트 > 공학,기술계열
CLK : in std_logic;
[공학] 스탑워치 VHDL 설계-1781_01_.jpg [공학] 스탑워치 VHDL 설계-1781_02_.jpg [공학] 스탑워치 VHDL 설계-1781_03_.jpg [공학] 스탑워치 VHDL 설계-1781_04_.jpg [공학] 스탑워치 VHDL 설계-1781_05_.jpg
SW_B : in std_logic;

[工學(공학) ] 스탑워치 VHDL 설계
signal SW_B_Q1, SW_B_Q2 : std_logic;

signal SW_F_Q1, SW_F_Q2 : std_logic;

signal seg_data5, seg_data6 : std_logic_vector(7 downto 0);--Min
signal dot : std_logic_vector(7 downto 0);--dot display(0 or 80)
signal Mode : std_logic_vector(2 downto 0) := 000;

signal Hour : integer range 0 to 23;
signal seg_data3, seg_data4 : std_logic_vector(7 downto 0);--Hour
순서

end D_Clock;
signal Sec : integer range 0 to 59;
공학,스탑워치 VHDL 설계






use ieee.std_logic_1164.all;

signal SW_E_Q1, SW_E_Q2 , DEC : std_logic;
signal SW_D_Q1, SW_D_Q2 : std_logic;
use ieee.std_logic_arith.all;
library ieee;

Download : [공학] 스탑워치 VHDL 설계.hwp( 48 )



signal SW_C_Q1, SW_C_Q2 , INC : std_logic;
SW_D : in std_logic;
use ieee.std_logic_unsigned.all;
설명
SW_C : in std_logic;
signal SW_A_Q1, SW_A_Q2, GO : std_logic;
entity stop is

SW_A : in std_logic;
다.
Total 23,827건 1505 페이지
jjalbang7 목록
번호 제목
1267
1266
1265
1264
1263
1262
1261
1260
열람중
1258
1257
1256
1255
1254
1253

검색

REPORT 73(sv75)



해당자료의 저작권은 각 업로더에게 있습니다.

jjalbang.co.kr 은 통신판매중개자이며 통신판매의 당사자가 아닙니다.
따라서 상품·거래정보 및 거래에 대하여 책임을 지지 않습니다.
[[ 이 포스팅은 제휴마케팅이 포함된 광고로 커미션을 지급 받습니다 ]]

[저작권이나 명예훼손 또는 권리를 침해했다면 이메일 admin@hong.kr 로 연락주시면 확인후 바로 처리해 드리겠습니다.]
If you have violated copyright, defamation, of rights, please contact us by email at [ admin@hong.kr ] and we will take care of it immediately after confirmation.
Copyright © jjalbang.co.kr All rights reserved.